반도체 강국 위상에 맞는 패키징 소재 기술 갖춰야

▲ ▲패키징의 계층 구조. ▲패키징의 계층 구조

■기술의 정의 및 분류
반도체 패키징 소재는 반도체칩 혹은 디바이스를 기재(Substrate)에 탑재해 전기적 신호를 전달하고, 외부 물질(습기, 먼지 및 기타 불순물)로부터 보호하도록 봉지해 주며 또한 칩으로부터 발생되는 열을 방출하는 등의 다양한 기능을 제공하는 각종 반도체 패키지 제조에 사용되는 유기·무기·금속으로 구성된 2차 제품(Engineered Products 혹은 Engineered Materials)을 총칭한다.

반도체 패키지 기술은 다양한 단계에서 계층적으로 이루어진다. 패키징의 계층 구조는 능동소자인 반도체칩을 각종 기재와 연결하는 단계(First-Level Package)와 기재와 인쇄회로기판(PCB, Printed Circuit Board)을 연결하는 조립 단계(Second-Level Package) 그리고 PCB와 Motherboard를 연결하는 단계(Third-Level Package)로 나눌 수 있다. 엄밀한 의미에서 보면 반도체 패키징 소재는 First-Level Package에 해당하지만 넓은 의미에서 Second-Level Package에 사용되는 일부 소재 및 제품도 포함시킬 수 있다.

반도체 패키징 소재는 각종 원소재들로부터 가공, 최적화된 일종의 2차 제품으로 원소재 개질기술, 배합·복합화기술, 부형기술 (필름화·적층) 등의 매우 다양한 기술을 구사해 제조되며 반도체 패키지 제조에 있어서 담당하는 소재의 기능에 따라 4가지(공정·칩 조립용, 연결기능, 보호기능, 패키지 기재용)로 분류할 수 있다.

■환경변화
◇전자제품 소형화, 고성능화 및 저가화 요구 강화
반도체 패키지와 전자부품의 고집적화·소형화·박형화가 전자기기의 소형화·경량화·박형화에 크게 기여하고 있는 가운데, 초고밀도실장용 신개념 패키지도 제안되면서 이에 적합한 소재 개발에 대한 중요성이 커지고 있다.

◇전자제품의 박형화에 저온공정형 소재 필요성 대두
휴대전화 등의 모바일 기기 박형화가 가속화되면서 높은 공정온도에서 불가피하게 발생하는 무연 배선소재의 박형 패키지의 휨 대책에 대한 기술적 해결책으로서 저온 배선소재에 대한 중요성이 부각되고 있다.

◇환경조화형 실장기술 필요
지구환경이나 인체에 대한 안전성 배려 등 환경규제가 강화되면서 배선소재의 무연(Lead-free)화, 봉지제의 Non-halogen화 기술사용이 증가하면서 솔드 리플로우(Solder Reflow) 온도의 상승 및 고비용화 등이 동반되고 잇다. 이를 해결하기 위한 실장 및 저가화 노력이 요구되고 있다.

▲ ▲반도체 패키징 소재 및 원소재. ▲반도체 패키징 소재 및 원소재

■기술의 중요성
◇신개념 패키징 기술 발전 및 소재 개발 중요성 증대
패키징 소재는 조립 및 패키징 기술의 중심적 역할을 담당해 왔는데 패키지 전체 비용에서 차지하는 비중뿐만 아니라 패키지의 신뢰성과 작업성에 미치는 영향이 지속적으로 증가하고 있다. 더욱이 최근 디바이스의 미세화 및 패키지의 박형화가 급진전됨에 따라 디바이스의 성능을 좌우하는 핵심요소로 자리 잡고 있다.

조립 및 패키징의 역할이 시스템 수준 통합기능으로까지 확장되고 기존 ‘무어의 법칙’의 성립이 어려워지면서 나노기술을 통한 기술혁신이 기대되고 있다.

◇반도체 패키징에 있어서 고방열 소재기술의 중요성 대두
반도체는 고집적화가 급속히 진행돼 단위면적당 발열이 급증하고 있다. CPU의 저소비전력화 수단으로서 지금까지 사용된 전원의 저전압화는 한계에 다다르고 있다. 현행 소재 시스템으로는 대응이 불가능해 전자산업 전반의 문제점으로 대두됐다. 이에 따라 신소재 및 공정을 적용해 기존 입자분산형 고분자 복합소재의 방열성 한계(4W/mK)를 극복한 차세대 고방열 패키징 소재를 개발해 전자산업 발전의 걸림돌을 제거해야 할 필요가 커지고 있다.

따라서 반도체 패키징 소재(다이본드재, 봉지재 등), 각종 회로조립소재(Gap Filler, Thermal Spreader 등) 및 각종 기판소재에 대한 고열전도성 부여기술의 개발이 매우 시급하다.

◇높은 원자재 해외 의존도
일부 범용 제품용을 제외하면 반도체 패키징용 고순도 에폭시 수지 및 실리카 등의 원소재는 거의 일본으로부터 전량 수입되고 있다. 에폭시 수지용 일액형 잠재성 경화제 등의 2차 가공제품(Engineered Products)의 경우도 일본 업체에서 독점하고 있는 상황인데 물량의 안정된 공급 측면이나 일본기업과의 차별적 공급정책으로 국내 3차 제조업체(예, ACF 제조업체)들이 사업 전개에 어려움을 겪고 있다.

이와 함께 대일 무역 역조 심화의 주범으로도 작용하고 있다.

미세화·고집적화 따른 신소재 개발 필요

전자제품 輕·小·短·薄화의 ‘열쇠’

▲ ▲방열 패키지 및 관련 소재 개념도. ▲방열 패키지 및 관련 소재 개념도

■반도체 패키징의 개요
◇반도체 패키징의 정의 및 진화
전자 패키징(Microelectronic Packaging)은 크게 FAB 공정·칩 조립 공정·기판실장으로 구성되는 반도체 패키징, 기판에 수동소자들을 실장하는 등의 기판조립 및 시스템 조립으로 구성되는 시스템 패키징으로 구분할 수 있다.

반도체 패키징 기술은 소형화·박형화·다기능·고집적화·고신뢰성·고방열화·저가화 등의 추세를 통해 발전을 거듭해 왔다.

반도체 패키지는 대략 2005년까지는 다핀화·표면실장·소형화 추세에 따라 표면실장형 패키지인 QFP·SOP·PGA 등이, 2003~2014년에는 초다핀화·초소형화·고속동작화 추세에 대응하기 위해 BGA·CSP 등의 면배열(Area Array) 패키지들이, 2005~2018년에서는 박형실장화·적층형MCP·3D의 시스템 실장형(SIP?PoP 등)에 대응한 플립 칩(Bare Chip 실장) 패키지들이 발전하며 주류를 이룰 것이다.

◇3D 반도체 패키지
오늘날 전자제품 시장을 주도하고 있는 휴대폰·PMP·MP3 등과 같은 모바일 기기들에는 다양한 종류의 3차원(3D) 패키지 솔루션이 제공되고 있는데 이들은 예외 없이 소형화를 지향하고 있다. 휴대제품의 소형화를 달성하기 위해서는 반드시 이들 제품을 구성하는 칩의 소형화가 이루어져야 하는데 칩을 소형화하기 위한 대표적인 패키징 기술이 바로 3D 패키징이며 MCP(Multi Chip Package), SIP(System in Package), PoP(Package on Package) 및 PiP(Package in Package) 등이 시장에 출현했다.

◇ 플립 칩 패키지
와이어 본딩 방식으로 제작한 종래의 패키지들은 공정가격이 매우 저렴했으나, 전기적 특성이 우수하고 다핀화에 대응할 수 있으며 경박단소한 BGA로 대표되는 기재를 이용하는 플립 칩 패키지로 대체되고 있다.

플립 칩 패키징 기술은 마이크로프로세서 ASIC, 고성능 기기(High-end Devices) 등의 고성능 요구에 의한 영역(High Performance 용도)과 칩 사이즈가 작은 모바일 분야에서의 소형화된 패키지 및 가격 경쟁력을 요구하는 영역(Cost Performance 용도)으로 나뉘어져 그 적용이 증대되고 있다. 특히 대량생산에 적합한 땜납 합금을 이용한 Plated 플립 칩 범프 제조 기술과 같은 저가 웨이퍼 범핑 기술은 플립 칩 공정 원가가 대폭 절감됨에 따라 산업에서 일반화됐다.

향후 핵심 플립 칩 기술로서 자리 잡을 것으로 예상되는 구리 필라(Cu Pillar) 범프는 구리(Cu)가 주는 전기적·열적 특성의 향상 효과로 인해 점유율이 빠르게 상승할 것으로 예상된다. 플립 칩 마운트 기술은 당초 납을 주성분으로 해 고융점 납과 공정합금 납을 사용했으며 이를 C4(Controlled Collapse Chip Connection)공정이라고 했다.

그러나 미세 피치화 주변단자 본딩 구조의 경우 기존 설비를 이용한 리플로우(Reflow) 공정 시 칩과 기판간의 열팽창계수의 차이로 인해 박형화 미세 피치 플립 칩에서 배선의 단락이 야기될 수 있다. 이 때문에 칩 본딩과 동시에 배선이 이루어지는 열압착 방법이 대안으로 부상하고 있다. 하지만 이 방법은 생산성이 종래의 플립 칩 마운트에 비해 열악해 개선이 요구되고 있다.

플립 칩 마운팅 후 대부분의 경우 칩의 접합강도·기계적 안정성·열전도성 향상 등을 도모하고자 수지로 칩과 기판 사이를 충진하는 언더필(Underfill) 공정을 거친다. 하지만 언더필 공정으로 제조비용이 상승함으로 이를 피하려는 연구도 계속되고 있다. 범프의 직경과 피치가 미세화됨에 따라 액상의 수지가 흘러들어가 채워야할 갭이 줄어들어 수지 침투시간이 길어질 수 있기 때문에 모세관 현상을 이용하는 언더필 공정은 점점 공정이 복잡해지고 어려워지고 있다. 이에 대응하기 위해 미리 기판 혹은 칩에 봉지 수지를 도포하고 범프 장착 칩을 열압착함으로써 범프 접합과 수지 봉지를 동시에 달성하는 공정이 개발되고 있다.

▲ ▲반도체 패키지의 진화. ▲반도체 패키지의 진화

■반도체 패키징 소재의 성장성
조립 및 패키징 기술에서 차지하는 패키징 소재의 비중과 역할은 나날이 커지고 있는데 칩 크기에 비해 패키지 크기가 매우 컸던 초창기 패키지에서는 반도체 패키지 봉지재(EMC)를 중심으로 신뢰성 향상과 공정 품질 향상에 주력했다. 이후 다핀화가 진행되면서 기재 기술이 큰 비중으로 다루어져 왔고, 다단 적층형 패키지(MCP)가 출현하면서 필름형 접착제가 재료기술의 중심으로 자리 잡게 됐다.

차세대 패키징 소재는 초박형 패키지·MCP·PoP·WLP·MEMS 등과 같은 신규 디바이스와 패키지가 시장의 중심에 자리 잡을 것이다. 이에 대응한 소재기술은 지금보다도 훨씬 빠른 속도로 지속적인 발전을 이룰 것으로 예상되고 있다.

전반적으로 반도체 패키징 소재 시장은 반도체 시장과 연동되며 지난해 6조5,000억원규모의 시장을 형성하고 연평균 9.3%의 높은 성장률을 보일 것으로 예측된다. 박형 TV·PC·휴대폰 등의 시장 확대로 인해 기재 및 기판재료 분야도 지난해 12조원 규모로 연평균 12.9%의 고성장을 이뤘을 전망이다.

▲ ▲와이어 본딩 패키지 vs 플립 칩 패키지. ▲와이어 본딩 패키지 vs 플립 칩 패키지

■반도체 패키징에서 소재의 역할과 위상
패키징이 전자제품 가격 및 성능의 결정 요소로 부상했으며 전례 없는 속도로 신소재, 신기술 및 새로운 시스템 통합에 있어 기술혁신이 이루어지고 있다. 전자패키지 부품소재 분야에서 전자제품의 고성능화·소형화·고주파수화의 급격한 진행에 대응하는 고분자계 복합소재의 고도화에 대한 요구가 급증하고 있다.

고속 신호전송을 위한 기재가 요구되고 이를 위해 저유전상수(2.5~3.8), 저유전손실(0.002~0.015)의 원소재가 필요하게 됐으며 이들 원소재의 가공기술이 중요한 과제로 대두되고 있다. 또한 전자제품의 박형화·소형화·고주파화 대응을 위한 내장형 수동소자용 소재 등에 있어서도 세라믹, 금속계 소재의 고분자 나노복합체로의 전환 요구가 강해지고 있다.

종합적으로 보면 미래에 요구될 주요 소재기술로 웨이퍼 박판화(Wafer Thinning)를 위한 소재기술, 고방열 소재기술, 고유동소재기술, 저휨(Low Warpage) 소재기술, 열계면소재(TIM, Thermal Interface Material)기술, 저응력(Low Stress) 소재기술, 신흥기술로서 나노소재 등이 주목받을 것으로 예상되며 이들 소재의 개발을 통해 반도체 패키징이 더욱 발전할 것으로 예측된다.

소재의 발전이 없었다면 현재의 고집적·고기능의 다양한 패키지들이 불가능했을 것이며 따라서 패키지가 존재하는 한 소재기술은 끊임없이 진보할 것이며 이러한 소재기술이 패키지 경쟁력을 결정하는 핵심 요소가 될 것이다.

<다음호에 계속>