▲ 이석희 SK하이닉스 부사장이 기조강연을 하고 있다..

모바일, IoT(사물인터넷), 웨어러블 디바이스, 스마트카 등의 급격한 시장확대가 예상되면서 보다 빠르고 전력소비가 적은 메모리 반도체 개발이 요구되고 있는 가운데 반도체 디바이스 제조사와 소재 업체간 협업이 중요하다는 의견이 나왔다.

이석희 SK하이닉스 부사장은 16일 코엑스에서 열린 ‘2015 글로벌 소재 테크페어’에서 ‘ICT산업 변화에 따른 메모리 반도체의 도전’을 주제로 기조강연을 통해 이같이 밝혔다.

지난 10년새 메모리 반도체공정은 100나노미터(nm)에서 20nm로 미세화가 급속히 진행됐으며 이젠 선도기업들이 10nm대 공정에 돌입하고 있다. 메모리 밀도가 1천배 증가하면서 메모리 반도체 생산기업들은 적층화(3차원화)를 위한 TSV(실리콘관통전극) 기술도입, 노광(Lithography) 공정에서의 더블패터닝·쿼드패터닝 개발, 모놀리식(monolithic) 3D IC 개발 등을 추진 중이다.

특히 모바일, IoT, 빅데이터, 웨어러블, 스마트카 등 차세대 산업에서 메모리 반도체의 저전력화, 고효율화, 소형화 등을 요구하고 있기 때문에 10나노 이하 미세화 공정도입이 필요한 상황이다. 2020년엔 네트워크에 연결된 디바이스를 개인당 6.5개 갖게 되고 전세계적으로는 500억개에 달할 전망이다. 5년내 트래픽은 3배 이상 늘어날 전망이어서 보다 빠른 처리속도가 요구되고 있다. 웨어러블 기기는 더 작고 전력소모가 적으면서 대역폭은 큰 반도체를 요구하고 있다.

이석희 부사장은 “이처럼 다양한 수요처의 요구사항을 충족시키기 위해선 반도체산업이 저전력, 고성능, 저원가를 달성해야 하지만 쉽지 않은 일”이라며 “그간 반도체 제품의 고성능화와 저가격화를 위한 주요 동력이었던 미세화가 그 한계에 다다르고 있어 이를 극복하기 위한 소재의 중요성이 커지고 있다”고 밝혔다.

D램의 경우 게이트나 커패시터를 만들 때 전류 누설을 막기 위해 사용하는 신소재인 High-K 사용이 높아지고 있지만 비용이 많이 들기 때문에 이를 어떻게 낮추느냐가 이슈가 되고 있다. 낸드플래시의 경우 스텍을 쌓아 3D(3차원)화 하는데 성공했는데 2018년까지 100개 이상 스텍을 쌓을 수 있느냐가 관건이다. 스텍은 경사가 90도 직각이 되도록 쌓아야 문제가 발생하지 않지만 현실에선 만만치 않은 문제다.

이석희 부사장은 “향후 메모리 반도체의 한계를 극복하기 위해선 TSV 적층과 같은 새로운 공정, 새로운 포토레지스트 소재, EUV(극자외선) 노광장비와 같은 새로운 장비 등이 함께 발전해야 하기 때문에 관련업계의 협력이 중요하다”며 “ICT산업도 기존처럼 칩만 만들어 파는 것이아니라 컨트롤러를 넣어 솔루션화해 판매하는 등 밸류체인이 확대되는 것이 트랜드이기 때문에 협업이 보다 활성화 될 것”이라고 밝혔다.

한편 이 부사장은 PcRam, STT-MRAM, RERAM 등 차세대 메모리 반도체의 경우 당초 예상보다 성장이 더디고 기존 D램, 낸드플래시가 지속 발전하면서 시장 개화시기가 늦어질 것으로 전망했다. 그는 “차세대 메모리 반도체는 D램과 낸드플래시 시장을 완전히 대체하는 것이 아니라 각각 특성에 맞는 틈새시장에서 안착할 것”이라고 밝혔다.