램리서치가 EUV 노광 공정에서 회로 선폭 미세화의 열쇠를 쥔 해상력(解像力, resolution)을 높여 수율과 생산성을 크게 높이는 건식 레지스트 신기술을 공개했다.

램리서치(Lam Research)는 26일(현지 시간) 미국 새너제이에서 개최된 국제광공학회(SPIE Advanced Lithography) 컨퍼런스에서 극자외선 패터닝(EUV patterning)에 사용될 건식 레지스트 신기술을 발표했다.

이번 건식 레지스트 신기술은 증착과 식각 공정 분야를 선도하고 있는 램리서치가 ASML, 다국적 반도체 연구소인 imec와의 전략적 제휴를 통해 개발했다.

램리서치의 새로운 건식 레지스트 기술은 EUV 리소그래피의 해상력을 높여 웨이퍼의 수율과 생산성을 한층 높일 것으로 기대를 모으고 있다. 새로운 건식 레지스트 솔루션이 제공하는  뛰어난 EUV 민감도와 해상력으로 웨이퍼 EUV 리소그래피 공정에 대한 비용 절감 효과도 함께 거둘 수 있을 것이란 기대다.

현재 전 세계 최첨단 칩 제조 업체들이 EUV 리소그래피 시스템을 대량 생산에 사용하고 있기 때문에, 이번 건식 레지스트 신기술이 제공하는 해상력과 생산성은 향후 공정 노드를 효율적으로 확대하는데 크게 기여할 것으로 기대된다.

새로운 건식 레지스트 기술은 조사선량(線量, dose)을 줄이고 해상력은 증가 시켜 생산성을 높이면서 노광 공정 윈도우를 확대하는 효과를 거둘 수 있다.

또한 소재 사용량을 5분의 1에서 10분의 1까지 줄일 수 있어 비용 절감은 물론 사회적 책임을 나타내는 ESG 경영( Environmental, Social, Governance)에 대응하는 데도 기여할 것으로 보고 있다.

피터 베닝크(Peter Wennik) ASML 회장 겸 최고경영자는 “ASML은  전 세계 반도체 업계를 선도하는 파트너들과 20년이 넘게 지속해서 연구개발(R&D)을 이어 왔으며, 그 결과 현재는 EUV가 대량 칩 제조 공정의 핵심으로 자리 잡게 됐다”며 “앞으로도 램리서치, imec과의 긴밀한 협력을 통해 이 기술을 고도화시키고 확장해 갈 것”이라고 말했다.

아울러 “전략적 제휴를 통해 개발한 이번 건식 레지스트 신기술은 칩 제조업체들이 더 낮은 비용으로 더 높은 성능의 칩을 제조할 수 있도록 지원함으로써 기술의 잠재력과 새로운 가능성을 열어 가는 기회가 될 것”이라고 전했다.

팀 아처(Tim Archer) 램리서치 회장 겸 최고경영자는 “이번 공개된 혁신 기술은 ASML, imec과의 파트너십이 고객과 업계에 혁신적인 가치를 가져다 준 완벽한 사례”라며 “램리서치는 앞으로도 증착과 식각 분야를 선도해 가면서도, 이번 기술을 통해 패터닝 솔루션을 포토 레지스트 리소그래피 재료로까지 넓힐 기회로 만들 것”이라고 말했다.

또한 “이번 건식 레지스트 신기술은 멀티 패터닝 솔루션이 업계 수준으로 자리 잡는 초기 단계를 지나, 이제는 EUV의 생산성과 효율성을 확대하는 램리서치의 패터닝 전략의 방향성을 보여주는 것”이라고 말했다.

뤽 반 덴 호브(Luc Van den hove) imec 회장 겸 최고경영자는 “패터닝 공정을 최적화하려면 다양한 기술이 필요하기 때문에 imec은 수 년 동안 핵심 파트너들과 협력해 패터닝 공정 개발을 개척해 왔다”며 “건식 레지스트 기술은 EUV 리소그래피의 도입과 기술 로드맵을 확대하는데 필요한 중추적 역할을 할 수 있을 것”이라고 밝혔다.

또한 “램리서치, ASML과 건식 레지스트 기술을 최적화해 가능한 최상의 효율을 얻을 수 있도록 할 것”이라고 말했다.